

②日本国特許庁(JP) ①特許出願公開
④公開特許公報(A) 平4-178840

③Int.Cl.
G 06 F 11/22
11/28

識別記号 庁内整理番号
340 D 9072-5B
A 7165-5B

④公開 平成4年(1992)6月25日

審査請求 未請求 請求項の数 1 (全3頁)

⑤発明の名称 性能測定方式

⑥特 願 平2-307743
⑦出 願 平2(1990)11月14日

⑧発明者 印牧 幹雄 愛知県名古屋市中区新栄2丁目28番22号 中部日本電気ソフ

フトウエア株式会社内

⑨出願人 中部日本電気ソフトウエア株式会社 愛知県名古屋市中区新栄2丁目28番22号

⑩代理人 弁理士 内原 晋

明細書

発明の名称
性能測定方式

特許請求の範囲

性能測定の開始アドレスを記憶する開始アドレス記憶部と、性能測定の終了アドレスを記憶する終了アドレス記憶部と、CPUがに出力するプログラムカウンタ信号(以下PCという)と前記開始アドレス記憶部と終了アドレス記憶部との内容を比較し一致した時アドレス一致信号を出力するアドレス比較手段と、外部より容易に出力信号の変化が観測可能なI/Oポートと、前記I/Oポートのアドレスを記憶するI/Oポートアドレス記憶部と、前記アドレス比較手段が出力する前記開始アドレスと、前記PCとのアドレス一致信号をトリガにして前記I/Oポートにセット信号を出力するI/Oポートセット部と、同時に前記アドレス比較手段が出力する前記終了アドレスと前記

PCとのアドレス一致信号をトリガにして前記I/Oポートにリセット信号を出力するI/Oポートリセット部とを備えて成ることを特徴とする性能測定方式。

発明の詳細な説明

(産業上の利用分野)

本発明はマイクロプロセッサを用いたソフトウェアの実行時間性能の測定を支援する性能測定方式に関し、特にマイクロプロセッサ機器の外部に実時間測定用モニタ機器を接続してマイクロプロセッサ機器内のソフトウェア性能を正確に計測する性能測定方式。

(従来の技術)

従来、この種の性能計測方式では、マイクロプロセッサ機器が内蔵するタイマ(リアルタイマ又はインタバ尔斯タイマ)を用いて測定終了点と開始点の差分を読み取る方式か、あるいはマイクロプロセッサ機器のバスに専用機器(ロジックアナライザ、インサーキットエミュレータ等)を接続し時

回路する方式が一般的であった。

(発明が解決しようとする課題)

上述した従来の性能測定方式は、前者のタイマ差分読み取り方式だとタイマの精度に依存した時間差しか読み取れないという欠点がある。更にこの種のタイマ値はソフトウェアにて読み出すため被測定ソフトウェアの実行時間の正確な取得が困難である。一方、後者の専用ハードウェアを用いた方式では装置が大がかりで操作性が悪いという欠点を有していた。

(課題を解決するための手段)

本発明の性能測定方式は、性能測定の開始アドレスを記憶する開始アドレス記憶部と、性能測定の終了アドレスを記憶する終了アドレス記憶部と、CPUが出力するプログラムカウンタ信号(以下PCという)と前記開始アドレス記憶部と終了アドレス記憶部との内容を比較し一致した時アドレス一致信号を出力するアドレス比較手段と、外部より容易に出力信号の変化が観測可能なI/Oポートと、前記I/Oポートのアドレスを

記憶するI/Oポートアドレス記憶部と、前記アドレス比較手段が出力する前記開始アドレスと、前記PCとのアドレス一致信号をトリガにして前記I/Oポートにセット信号を出力するI/Oポートセット部と、同時に前記アドレス比較手段が出力する前記終了アドレスと前記PCとのアドレス一致信号をトリガにして前記I/Oポートにリセット信号を出力するI/Oポートリセット部とから構成される。

(実施例)

次に、本発明について図面を参照して説明する。

第1図は本発明の一実施例の構成を示すブロック図である。開始アドレス記憶部10と終了アドレス記憶部11とは各々性能測定プログラムの測定開始/終了アドレスをあらかじめ設定しておくレジスタで、アドレス比較手段30はCPU40の出力するPC信号と前記開始アドレス記憶部10及び終了アドレス記憶部11の内容を比較し一致した場合そのトリガ信号ADE1/ADE2信

号を出力する手段。I/Oポートセット部50はADE1信号をトリガとしてI/Oポートアドレス記憶部20の指すI/Oポート60へセット信号を出力する手段。I/Oポートリセット部51は同時に前記ADE2信号をトリガとしてI/Oポート60へリセット信号を出力する手段である。

次に、本実施例の動作を説明する。CPU40を用いて動作するプログラムで測定を開始するアドレスと終了するアドレスとをあらかじめ調べてそれぞれを開始アドレス記憶部10と終了アドレス記憶部11とに先ず格納しておく。

この準備の下に、CPU40上で被測定プログラムを走行させると、そのPC情報は測定プログラムの実行順序に従い変化していく。ここでCPU40が開始アドレス記憶部10に格納したアドレスと一致したPCを出力した時点でアドレス比較手段30がADE1信号を出力する。この時点であらかじめI/Oポートアドレス20で指定されたI/Oポート60に対しセット信号(S)が

I/Oポートセット部50より出力されることとなる。I/Oポートアドレス20に本マイクロプロセッサ使用機器の外部より容易に信号変化を観測しやすいI/Oポートを指定しておくことにより、このセット信号(S)は外部モニタ機器により観測可能となる。この様なI/Oポート例としては通常のマイクロプロセッサ使用汎用コンピュータでは一般的に実装される。例えばRS232Cのインタフェースポートが上げられる。

次にCPU40が終了アドレス記憶部11に格納したアドレスと一致したPCを出力した時点で、ADE2信号がアドレス比較手段30より生成され、この信号によりI/Oポートリセット部51がI/Oポート60へリセット信号(R)を出力する。

以上の説明より判るとおり、I/Oポートアドレス記憶部20が示すI/Oポート60の出力値に着目すると、CPU40が測定開始アドレスの命令を実行した時I/Oポート60がセットされ、CPU40が測定終了アドレスの命令を実行

した時 I / O ポート 60 がリセットされることになる。

從って I/O ポート 60 に接続した外部モニタでセットーリセット回の経過時間を測定することにより CPU 40 上で動作するプログラムの開始～終了アドレス回の性能を換算することができる。

以上の説明は最も基本的な本発明の応用例を述べたものであるが、他に開始/終了アドレス記憶部の対を複数組設けてCPU40上の複数ポイントの測定を同時に可燃とする方式、あるいはCPU40上で動作するプログラムの計測に条件を付けてある一定の条件を満たす場合、例えばプログラムをOS部とAP部に分けAP部のみの測定を可燃とする測定方式等の応用例に適用可能である。

更に本実施例のアドレス一数信号は、命令アドレス一数信号を例に説明したが、オペランドアドレス一数信号に置換える方式も本発明の一応用例である。

(発明の効果)

以上説明したように本発明は、被測定プログラムの測定開始アドレスの実行と測定終了アドレスの実行をI/Oポートの信号変化に反映させこれを外部モニタにより実時間測定できるという効果がある。


従来技術が有していた測定時間の精度が低いとか、正確な時間測定には専用ハードウェアを必要とするといった欠点は本方式を採用することにより全て解決できるという効果がある。

図面の簡単な説明

第1図は本発明の一実施例の構成を示すプロック図。

10…11…固定開始／終了アドレス記憶部、
20…1／0ポートアドレス部、30…アドレス
比較手段、40…CPU、50…1／0ポート
セット部、51…1／0ポートリセット部、60
…1／0ポート。

代理人 奉理士 內 原 許



第 1 版

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 04-178840
(43)Date of publication of application : 25.06.1992

(51)Int.Cl. G06F 11/22
G06F 11/28


(21)Application number : 02-307743 (71)Applicant : CHUBU NIPPON DENKI SOFTWARE KK
(22)Date of filing : 14.11.1990 (72)Inventor : INMAKI MIKIO

(54) PERFORMANCE MEASURING SYSTEM

(57)Abstract:

PURPOSE: To attain real time measurement by an external monitor by reflecting the execution of a measurement start address of a program to be measured and the execution of its measurement end address to a signal change on an I/O port.

CONSTITUTION: This performance measuring system is provided with a start address storing part 10, an end address storing part 11, an address comparing means 30, an I/O port setting part 50, an I/O port resetting part 51, an I/O port 60, and an I/O port address storing part 20. When a CPU 40 executes the instruction of the measurement start address, the I/O port 60 is set up, and at the time of executing the measurement end address instruction, the I/O port 60 is reset. Consequently, a time elapsed between the set and reset of the port 60 can be monitored by the external monitor connected to the port 60 and performance between the start and end addresses of the program to be driven by a CPU 40 can be obtained.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]